Puma (microarchitecture)

microarchitecture

Puma ou famille 16h est une microarchitecture basse consommation d’AMD pour ses APU. Il succède à Jaguar en tant que version de deuxième génération, cible le même marché et appartient à la même famille d’architecture AMD 16h. La gamme de processeurs Beema est destinée aux ordinateurs portables à faible consommation, et Mullins cible le secteur des tablettes.

Puma - Family 16h (2nd-gen)
Informations générales
Production De mi-2014 à mi-2015
Fabricant AMD
Performances
Fréquence 1,35 GHz à 2,5 GHz
Taille du cache
Niveau 1 64 ko par coeur
Niveau 2 1 Mo à 2 Mo partagé
Spécifications physiques
Finesse de gravure 28 nm
Cœur

2–4

  • Beema
  • Mullins
Processeur graphique Radeon Rx : 128 coeurs, 300–800 MHz
Socket(s)
Architecture et classification
Architecture AMD64 (x86-64)
Extensions MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C (en), CLMUL, AES, BMI1, MOVBE, XSAVE/XSAVEOPT, ABM (POPCNT/LZCNT) et AMD-V
Produits, marques, modèles, variantes
Marques AMD APU
Historique

Conception

modifier

Les cœurs Puma utilisent la même microarchitecture que Jaguar et héritent de sa conception :

  • Exécution dans le désordre et exécution spéculative, jusqu’à 4 cœurs de processeur
  • Exécution bidirectionnelle d’entiers
  • Exécution bidirectionnelle de nombres en virgule flottante 128 bits et de nombres entiers compressés
  • Diviseur hardware d’entiers
  • Puma ne dispose pas du clustered multi-thread (CMT, multithread en cluster), ce qui signifie qu’il n’y a pas de « modules »
  • Puma ne dispose pas de l'architecture système hétérogène (en) (HSA) ou de la copie zéro (en)[1]
  • Cache L1 : 32 Kio d’instructions + 32 Kio de données par cœur
  • Cache L2 unifié de 1 à 2 Mio partagé par deux ou quatre cœurs
  • Contrôleur mémoire monocanal intégré prenant en charge la mémoire DDR3L 64 bits
  • Surface par coeur de 3,1 mm2

Jeux d'instructions supportés

modifier

Comme Jaguar, le coeur Puma supporte les jeux d'instructions suivants : MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C (en), CLMUL, AES, BMI1, MOVBE (Move Big-Endian), XSAVE/XSAVEOPT, ABM (POPCNT/LZCNT) et AMD-V[2].

Améliorations par rapport à Jaguar

modifier
  • Réduction de 19 % des fuites du cœur du processeur à 1,2 V[3]
  • Réduction de 38 % des fuites du GPU
  • Réduction de 500 mW de la puissance du contrôleur de mémoire
  • Réduction de 200 mW de la puissance de l’interface d’affichage
  • Turbo boost sensible à la température du châssis[4]
  • Boost sélectif en fonction des besoins de l’application (intelligent boost)
  • Prise en charge d’ARM TrustZone via le processeur Cortex-A5 intégré
  • Prise en charge de la mémoire DDR3L-1866[5]

AMD a publié une révision de la microarchitecture Puma, Puma+, mettant à jour le décodeur vidéo UVD (en) de 4.2 à 6.0 et l’encodeur vidéo VCE (en) de 2.0 à 3.1.

Références

modifier
  1. (en) « AMD launches new Beema, Mullins SoCs », ExtremeTech, (consulté le )
  2. (en) « Software Optimization Guide for Family 16h Processors », AMD (consulté le )
  3. (en) Anand Shimpi, « AMD Beema/Mullins Architecture & Performance Preview », AnandTech (consulté le )
  4. (en) Anand Shimpi, « New Turbo Boost, The Lineup and Trustzone », AnandTech (consulté le )
  5. (en) Don Woligroski, « Meet The Mullins And Beema Tablet APUs », Toms Hardware, (consulté le )