« Mémoire cache » : différence entre les versions

La mémoire cache, plus rapide et plus proche du matériel informatique qui demande la donnée, est plus petite — en raison de ses performances et donc de son coût — que la mémoire pour laquelle elle sert d'intermédiaire. Commercialement, la notion de cache est apparue sur le [[mainframe]] [[IBM 360 et 370|IBM 360/85]] en 1968.

 

 

 

 

Dans le cas des caches internes, la place utilisée par les transistors du cache dans le [[wafer]] conditionne son coût de fabrication. La mémoire cache est d'autant plus utile que l'algorithme à exécuter demande des accès répétitifs à de petites zones de mémoire :

 

== Dénomination ==

 

La différence entre ''mémoire cache'' et ''[[mémoire tampon]]'' réside dans le fait que la mémoire cache duplique l'information, tandis que le tampon peut exprimer l'idée d'une salle d'attente, sans impliquer nécessairement de duplication. Le ''cache buffer'' (tampon de cache) du disque ou ''disk cache'' (cache de disque) est à la fois un tampon où transite l'information et une mémoire cache qui recopie sous forme électronique les données stockées dans le disque sous forme magnétique.

 

== Fonctionnement ==

Le cache contient une copie des données originelles lorsqu'elles sont coûteuses (en termes de temps d'accès) à récupérer ou à calculer par rapport au temps d'accès au cache. Une fois les données stockées dans le cache, on y accède directement par le cache plutôt qu'en les récupérant ou en les recalculant, ce qui diminue le temps d'accès moyen.

 

== Divers niveaux de mémoire cache ==

On trouve une zone de cache :

* dans les [[serveur proxy|serveurs proxy]] (dont les [[squid (logiciel)|squids]]) ;

* dans les [[serveur informatique|serveurs]] de pages dynamiques ;

 

== Mémoire cache des microprocesseurs ==

Elle est très rapide, mais aussi très chère. Il s'agit souvent de [[Static Random Access Memory|SRAM]].

 

La présence de mémoire cache permet d'accélérer l'exécution d'un programme. De ce fait, plus la taille de la mémoire cache est grande, plus la taille des programmes accélérés peut être élevée. Il y a cependant une limite au-delà de laquelle l'augmentation de la taille du cache ne sert plus à rien. En effet, dans les codes, il y a des branchements qui ne peuvent pas être prédits par les processeurs. À chaque branchement, la partie du code peut faire appel à une zone mémoire différente. C'est la raison pour laquelle, « l'horizon » au-delà duquel le microprocesseur ne peut voir s'il aura besoin de certaines données limite l’efficacité du cache. La taille du cache est un élément souvent utilisé par les constructeurs pour faire varier les performances d'un produit sans changer d'autres matériels. Par exemple, pour les microprocesseurs, on trouve des séries bridées (avec une taille de mémoire cache volontairement réduite), tels que les [[Duron]] chez [[Advanced Micro Devices|AMD]] ou [[Celeron]] chez [[Intel]], et des séries haut de gamme avec une grande mémoire cache comme les processeurs [[Opteron]] chez AMD, ou [[Pentium 4EE]] chez Intel. Autrement dit, la taille de la mémoire cache résulte d'un compromis coût/performance.

 

=== Différents types de défauts de cache (''miss'') ===

Il existe trois types de défauts de cache en système monoprocesseur et quatre dans les environnements multiprocesseurs. Il s'agit de :

* les défauts de cache obligatoires : ils correspondent à la première demande du processeur pour une donnée/instruction spécifique et ne peuvent être évités ;

 

=== La correspondance (ou ''mapping'') ===

La mémoire cache ne pouvant contenir toute la mémoire principale, il faut définir une méthode indiquant à quelle adresse de la mémoire cache doit être écrite une ligne de la mémoire principale. Cette méthode s'appelle le mapping. Il existe trois types de mapping répandus dans les caches aujourd'hui :

 

Chaque ligne de la mémoire de niveau supérieur peut être écrite à n'importe quelle adresse de la mémoire cache. Cette méthode requiert beaucoup de logique car elle donne accès à de nombreuses possibilités. Ceci explique pourquoi l'associativité complète n'est utilisée que dans les mémoires cache de petite taille (typiquement de l'ordre de quelques [[kibioctet]]s). Cela donne le découpage suivant de l'adresse :

 

==== Cache à correspondance préétablie (''direct-mapped cache'') ====

Chaque ligne de la mémoire principale ne peut être enregistrée qu'à une seule adresse de la mémoire cache, par exemple associée au [[Modulo (opération)|modulo]] de son adresse. Cela crée de nombreux défauts de cache si le programme accède à des données en collision sur les mêmes adresses de la mémoire cache. La sélection de la ligne où la donnée sera enregistrée est habituellement obtenue par: ''Ligne'' = ''Adresse'' mod ''Nombre de lignes''.

 

Une ligne de cache est partagée par de nombreuses adresses de la mémoire de niveau supérieur. Il nous faut donc un moyen de savoir quelle donnée est actuellement dans le cache. Cette information est donnée par le ''tag'', qui est une information supplémentaire stockée dans le cache. L'index correspond à la ligne où est enregistrée la donnée. En outre, le contrôleur de la mémoire cache doit savoir si une adresse donnée contient une donnée ou non. Un bit additionnel (appelé bit de validité) est chargé de cette information.

 

 

L'adresse de {{unité|32|bits}} permet d'accéder à une mémoire de 2{{exp|32}} octets, soit 2{{exp|35}} bits. L'index étant de s+5 bits, il faut distinguer 2{{exp|22-s}} éléments de la mémoire principale par ligne de cache. Le tag est donc de 22-s bits.